/* * (C) Copyright 2014 * Chen-Yu Tsai * * Watchdog register definitions */ #ifndef _SUNXI_WATCHDOG_H_ #define _SUNXI_WATCHDOG_H_ #include #include #include #define WDT_CTRL_RESTART (0x1 << 0) #define WDT_CTRL_KEY (0x0a57 << 1) #if defined(CONFIG_MACH_SUN4I) || \ defined(CONFIG_MACH_SUN5I) || \ defined(CONFIG_MACH_SUN7I) || \ defined(CONFIG_MACH_SUN8I_R40) || \ defined(CONFIG_MACH_SUN8IW11) #define WDT_MODE_EN (0x1 << 0) #define WDT_MODE_RESET_EN (0x1 << 1) struct sunxi_wdog { u32 ctl; /* 0x00 */ u32 mode; /* 0x04 */ u32 res[2]; }; #elif defined(CONFIG_ARCH_SUN8IW21) #define WDT_CFG_RESET (1) #define WDT_MODE_EN (1) #define WDT_CTRL_RELOAD ((1 << 0) | (0x0a57 << 1)) #define KEY_FIELD (0x16aa << 16) struct sunxi_wdog { u32 irq_en; /* 0xa0 */ u32 irq_sta; /* 0xa4 */ u32 soft_rst; /* 0xa8 */ u32 res1[1]; /* 0xac */ u32 ctl; /* 0xb0 */ u32 cfg; /* 0xb4 */ u32 mode; /* 0xb8 */ u32 output_cfg; /* 0xbc */ }; #else #define WDT_CFG_RESET (0x1) #define WDT_MODE_EN (0x1) struct sunxi_wdog { u32 irq_en; /* 0x00 */ u32 irq_sta; /* 0x04 */ u32 res1[2]; u32 ctl; /* 0x10 */ u32 cfg; /* 0x14 */ u32 mode; /* 0x18 */ u32 res2; }; #endif void wdt_start(unsigned int timeout); void wdt_stop(void); #endif /* _SUNXI_WATCHDOG_H_ */